| Data | Aula | Conteúdo | Referência |
|---|---|---|---|
| 16/03/2018 | 1 | Apresentação da disciplina; Sinais analógicos versus Sinais digitais; Sistema binário; Representação de dados (codificação de dados). Base numérica e Conversão de bases. Complementos e números com sinal. | Cap. 1 e Apêndice B |
| 23/03/2018 | 2 | Chaves; Transistores; Portas Lógicas ; blocos construtivos dos sistemas digitais. Álgebra Booleana: Propriedades e Teoremas básicos. | Cap. 2 (2.1, 2.2, 2.3, 2.4, 2.5) e Apêndice A |
| 30/03/2018 | - | Feriado: Paixão de Cristo | |
| 06/04/2018 | 3 | Representação de Funções Booleanas (Tabelas Verdade, Representação Padrão e Representação Canônica: Soma de Mintermos); Conversão entre Representações. Projeto de circuitos lógicos combinacionais; Outras portas lógicas; Portas Lógicas Universais; Blocos Combinacionais Básicos: Decodificadores, Multiplexadores e Codificadores. | Cap. 2 (2.6, 2.7, 2.8, 2.9, 2.10) |
| 13/04/2018 | 4 | Otimização e Relações de Compromisso (tradeoffs) em lógica combinacional. Minimização para rede de portas lógicas de dois níveis. Minimização por Álgebra Booleana e Mapas de Karnaugh (Mapas K). | Cap. 6 (6.1, 6.2) |
| 20/04/2018 | 5 | Circuitos Sequenciais: conceitos iniciais. Blocos sequenciais básicos: Flip-Flops e Latches. Clocks. Registradores. | Cap. 3 (3.1, 3.2) |
| 27/04/2018 | 6 | Avaliação 1 | |
| 04/05/2018 | 7 | Máquinas de estados finitos (FSMs); Projeto de Blocos de Controle. | Cap. 3 (3.3, 3.4 e 3.5) |
| 11/05/2018 | 8 | Caminho de Dados e seus principais componentes operacionais; Registradores; Somadores; Deslocadores. | Cap. 4 (4.1, 4.2, 4.3, 4.4, 4.5) |
| 18/05/2018 | 9 | Comparadores; Contadores; Multiplicadores; Subtratores; Circuitos Aritméticos em Complemento a dois e detecção de Overflow. | Cap. 4 (4.6, 4.7, 4.8) |
| 25/05/2018 | 10 | Unidades Lógico-Aritméticas (ALUs); Banco de registradores. O método do projeto RTL (nível de transferência de registros): particularidades de projeto e exemplos. | Cap. 4 (4.9, 4.10) e Cap. 5 (5.1, 5.2, 5.3 e 5.4) |
| 01/06/2018 | - | Recesso Escolar | |
| 08/06/2018 | 11 | Descrição de sistemas digitais em nível comportamental. Componentes de memória. | Cap. 5 (5.5 e 5.6) |
| 15/06/2018 | 12 | Filas (FIFOS). Hierarquia de projeto. Otimização em projetos RTL: métodos e técnicas. | Cap. 5 (5.7 e 5.8) e Cap. 6 (6.5) |
| 22/06/2018 | 13 | Linguagens de Descrição de Hardware; Circuitos lógicos combinacionais usando HDLs: Estruturas, Comportamentos e Testbenches. | Cap. 9 (9.1 e 9.2) |
| 29/06/2018 | 14 | Circuitos lógicos sequenciais usando HDLs: Estruturas, Comportamentos e Testbenches. | Cap. 9 (9.3 e 9.4) |
| 06/07/2018 | 15 | Avaliação 2 |